符芷源职务:副研究员,硕导
单位:必威betway西汉姆
电话:
出生年月:
邮箱:zyfu@seu.edu.cn
学历:博士
地址:南京市江北新区星火路创智大厦B座503
职称:副教授、副研究员
个人简介 bw·西汉姆联上岗副研究员,硕士生导师,第四届江苏省青科协会员,紫金青年学者。2024年获北京大学理学博士学位,2024年9月加入必威betway西汉姆,研究方向为新型铪基铁电存储器及其先进智能应用。在IEEE IEDM、EDL、TED等高水平期刊会议发表论文27篇,以一作身份发表论文8篇,申请或授权专利9项。
教育经历 2019.09-2024.07 北京大学 微电子与固体电子学 博士 2015.09-2019.07 北京师范大学 物理学 学士 工作经历 2024.09-至今 必威betway西汉姆 上岗副研究员 讲授课程 春季学期 半导体器件(双语)(2025/2026) 春季学期 集成电路制造/封装/微纳器件综合课程设计(2026) 教学研究 出版物 研究领域或方向 新型存储器器件电路设计,新器件感存算一体研究,智能器件电路协同优化 1、新型存储器器件电路设计 随着AI发展,海量数据高速访存需求催生新型存储器研发;铪基铁电存储器集高速、低功耗、CMOS兼容特点与一身,具有未来面向“泛存储”架构应用的存储器潜力。为实现该目标,需针对当前铪基铁电存储器尚存的可靠性与访存延迟等挑战,在器件、电路与微架构的不同层次展开优化与实现。 2、新器件感存算一体研究 随着传统感存算分离的冯氏计算架构带来功耗与延迟开销愈发成为瓶颈,探索基于新器件物理的感存算一体功能、设计与架构研究愈发火热;铪基铁电材料具有丰富物理特性,使其成为新型感存算一体领域火热材料选择。为进一步优化感存算一体器件与电路能效,并实现系统级感存算一体功能,需在器件优化与外围电路设计方面开展研究。 3、智能器件电路协同优化 面向EDA领域,传统DTCO流程冗长,需领域专家进行长达数月的沟通协作。为加速这一流程,以支撑快速芯片设计迭代与芯粒集成多工艺芯片优化需求,利用大预言模型(LLM)对传统DTCO流程进行加速已成为学界业界共识。为实现LLM辅助的DTCO,本方向需基于智能体开发、知识库构建及全流程搭建等方面展开研究。 研究项目 在研 1. 国家自然科学基金委,青年科学基金项目(C类),2026-2029,在研,主持 2. 江苏省自然科学基金委,青年基金项目,2025-2027,在研,主持 结题 1. 某科技委,基金项目,2025-2025,结题,主持 研究成果 在IEEE IEDM、EDL、IEEE TED、TED等国际高水平期刊会议发表论文27篇,以一作身份发表论文8篇,申请或授权专利9项 会议文章
期刊文章
学术兼职 1. 入选 江苏省双创计划(双创博士) 江苏省教育厅 (2026) 2. 入选 紫金青年学者 华为科技有限公司 (2025) 团队介绍 课题组为,先进存储研究组,组内超10名硕博研究生,面向新型存储器器件电路设计,新器件感存算一体研究,智能器件电路协同优化方向展开研究。 课题组经费充足,长期招收主观能动性强,对器件优化、电路设计、智能EDA方向有基础或感兴趣的硕博研究生。 招生情况 毕业生介绍 |